Mostrar el registro sencillo del ítem
Implementación De Reducción De Cobre En Tablilla De Circuitos Impresos Rígida Para Centrales Eléctricas
dc.date.accessioned | 2021-01-05T00:34:45Z | |
dc.date.available | 2021-01-05T00:34:45Z | |
dc.date.issued | 2020-11-18 | es_MX |
dc.identifier.uri | http://cathi.uacj.mx/20.500.11961/16623 | |
dc.description.abstract | El presente documento tiene como propósito documentar el proceso, así como las diferentes consideraciones eléctricas como mecánicas relacionadas a la optimización de las tablillas de circuitos impresos (PCB por sus siglas en ingles). Esta optimización se busca a través de la reducción de la cantidad de cobre utilizado en la tablilla, el cual gracias a sus propiedades conductivas ayuda a distribuir las cargas eléctricas eficientemente a través de la tablilla. La tablilla de circuitos impresos es una tablilla de 4 capas con una configuración actual de 4/3/3/4 onzas de cobre por capa respectivamente. A través de esta optimización se busca moverse a una configuración de 3/3/3/3 onzas de cobre por capa. El costo del cobre es alto con relación a los demás componentes e incrementa el costo final de la pieza, por lo cual a través de esta reducción se busca volver el producto más competitivo, y que genere una mayor margen de ganancia para la empresa, así como un ahorro en el corto plazo al cliente final. | es_MX |
dc.language.iso | spa | es_MX |
dc.relation.ispartof | Producto de investigación IIT | es_MX |
dc.relation.ispartof | Instituto de Ingeniería y Tecnología | es_MX |
dc.rights | Atribución-NoComercial-SinDerivadas 2.5 México | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/2.5/mx/ | * |
dc.subject | Optimización | es_MX |
dc.subject | PCB | es_MX |
dc.subject | Cargas electricas | es_MX |
dc.subject.other | info:eu-repo/classification/cti/7 | es_MX |
dc.title | Implementación De Reducción De Cobre En Tablilla De Circuitos Impresos Rígida Para Centrales Eléctricas | es_MX |
dc.type | Reporte técnico | es_MX |
dcterms.thumbnail | http://ri.uacj.mx/vufind/thumbnails/rupiiit.png | es_MX |
dcrupi.instituto | Instituto de Ingeniería y Tecnología | es_MX |
dcrupi.cosechable | Si | es_MX |
dcrupi.subtipo | Investigación | es_MX |
dcrupi.alcance | Nacional | es_MX |
dcrupi.pais | México | es_MX |
dc.contributor.coauthor | LOPEZ JAQUEZ, FRANCISCO JAVIER | |
dc.lgac | Procesos Industriales | es_MX |
dc.cuerpoacademico | Diseño del Producto y Procesos Industriales | es_MX |
dcrupi.estapublicado | No | es_MX |
dcrupi.dirigidoa | APTIV | es_MX |
dc.contributor.authorexterno | Loya Madrid, Ricardo | |
dc.contributor.coauthorexterno | Villanueva Ponce, Rodrigo |
Archivos en el ítem
Este ítem aparece en la(s) siguiente(s) colección(ones)
-
Reporte técnico [279]